- 发布日期
台积电 2nm 工艺、3200 亿晶体管、432GB HBM4
- 作者
- 姓名
- 荷鲁斯快报
- 社交账号
当地时间7月24日，AMD在旧金山举行的年度盛会Advancing AI 2026上，由董事会主席兼首席执行官苏姿丰发表主题演讲，正式公布了下一代AI加速器Instinct MI455X的详细技术规格。这款产品被视为AMD在AI芯片领域对标英伟达的关键之作，采用了多项先进工艺与架构创新。
MI455X GPU集成了高达3200亿个晶体管，其设计基于先进的芯片级封装技术。核心由4个加速器复合芯粒（XCD）通过混合键合（hybrid bonding）堆叠在Fabric与缓存芯粒（FCD）之上构成。2个FCD均采用台积电的CoWoS-L技术封装，并连接6个HBM4堆栈和2个I/O Die。值得注意的是，XCD部分使用了台积电最先进的2N GAA（环绕栅极）工艺，而FCD和I/O Die则采用N3P工艺制造，旨在平衡性能与功耗。
架构方面，MI455X搭载了全新的CDNA 5架构。AMD将基本构建单元重新命名为“工作组处理器”（WGP），数量维持在256个，与前代MI355X一致。关键变革是波前宽度从64位调整为32位，以改善指令延迟和寄存器压力，并提升与不同AI tensor tile交互的灵活性。此外，片上缓存层级经过深度重构，取消了此前的大容量无限缓存，转而配备每FCD 96MB、总计192MB的共享L2缓存。
计算性能上，MI455X的理论峰值算力大幅提升。针对低精度推理格式，其OCP MXFP4性能可达40.26 PFLOPS，理论上比前代MI355X快4倍。FP32性能达到315 TFLOPS，在部分场景下明显高于英伟达即将推出的Rubin GPU。AMD还改进了超越数学单元，吞吐量较CDNA 4翻倍，能加速softmax等关键AI函数。
内存系统是本代产品的显著优势。MI455X总计配备12堆栈HBM4，提供432GB容量和23.3 TB/s带宽，远超英伟达Rubin初代规格的288GB HBM4与最高22 TB/s。在72-GPU的Helios机架级架构下，AMD方案可聚合31.1 TB显存，较英伟达Vera Rubin的20.7 TB总容量高出50%。Helios架构首次将72个MI455X GPU的显存整合进一个统一的相干域，这是直接对标英伟达NVL72的关键设计。
此次发布标志着AMD在AI加速器领域的技术跃进，尤其在显存容量和带宽上建立了显著优势。随着MI455X的推出，AMD正试图在生成式AI时代挑战英伟达的主导地位，为数据中心客户提供另一高性能选择。业界预计该产品将在2027年正式上市，届时AI芯片市场的竞争格局或将迎来新的变数。
