单核性能被牺牲多年智能体AI逼着改回来

英伟达承认芯片设计走弯路：智能体AI逼着改回来

英伟达Vera CPU团队在近期访谈中罕见承认，过去多年云端基础设施为追求核心数量，牺牲了单线程性能与IPC。随着Agentic AI爆发，这一趋势正在被迫逆转。数据中心CPU设计重心，正从单纯堆核回到单核性能与低延迟。

团队回顾，2010年代初期，英特尔等厂商以高主频、少核心为设计重心，单核性能强但总吞吐量低。超大规模云厂商崛起后，行业转向规模经济。x86厂商从单晶粒设计转向多Chiplet布局，核心数大幅膨胀。

但核心数扩张牺牲了单核优化。英伟达团队直言，使用Chiplet后，芯片上没有足够空间为每个核心做性能设计。单线程性能和IPC因此长期停滞。这一路线在云基础设施追求吞吐量时可行，却在AI智能体任务中暴露短板。

Agentic AI改变了这一切。AI智能体在GPU与CPU之间高速循环执行任务，CPU必须瞬间完成顺序工作。否则，昂贵GPU会因等待而闲置。这要求CPU在并发负载下保持强大单线程性能和可预测低延迟。

为此，Vera CPU放弃Chiplet路线，将全部88个Olympus核心与176个线程集成在单晶粒上。该设计直接回应智能体编排对单核性能与延迟确定性的需求。英伟达试图用单晶粒方案，解决多Chiplet时代留下的单核瓶颈。

据英伟达官方数据，Vera单核性能最高可达AMD EPYC Venice的1.5倍。在智能体编排任务中，它比Sapphire Rapids快约2.2倍。这意味着英伟达正试图同时占据高单核性能与高吞吐量两个过去难以兼得的象限。

若Vera表现符合官方数据，数据中心CPU竞争格局可能生变。过去云厂商在核心数与单核性能之间取舍，如今智能体AI将两者同时推高为刚需。未来CPU竞争或围绕单核性能、IPC与可预测延迟展开。